

תכן לוגי ומבוא למחשבים

תשע"ז מועד א

83-253

- מרצה : פרופ' שמואל וימר
- מתרגל : מר יוסף לונדון, מר איתמר לוי, גב ספיר ארליך
- **חומר עזר מותר:** שקפי ההרצאות כולל הערות והסברים שנרשמו במהלך ההרצאות וספר הקורס **בלבד**. כל חומר אחר, ובכלל זה חומר תרגול, **אסורים בתכלית!**
- משך המבחן: **שלוש שעות**
- חובה לענות על כל השאלון. סה"כ נקודות אפשרי 110, הציון הסופי לא יעלה בכל מקרה על 100.
- **יש לנמק את כל תשובותיכם.** אין צורך לפתח מחדש תוצאות שהוכחו בכיתה, אלא אם כן נאמר מפורשות לעשות כן.
- יש לשרטט דיאגרמות באופן ברור !
- הכתיבה בעט בלבד. כתיבה בעפרון לא תיבדק.

בהצלחה!

שאלה א' (40 נקודות)

נתון מעבד MIPS בעל מעבר נתונים ובקר המתואר בתרשימים 1 ו 2.
נדרש להוסיף תמיכה בפקודה חדשה `swap $rs, $rt` שתפקידה להחליף את התוכן של שני אוגרים כדלקמן:
 $\text{RegFile}[rs] \leftarrow \text{RegFile}[rt] ; \text{RegFile}[rt] \leftarrow \text{RegFile}[rs]$
פורמט הפקודה הינו מסוג R-type, כאשר פורמט הפקודה מחייב ש $rs = rd$. מימוש הפקודה בחומרה מנצל עובדה זאת.

(כשנאמר שפורמט הפקודה מסוג R-type, הכוונה לכך שיש `rs, rd, rt` באותם ביטים כמו ב-R-type. ניתנה האפשרות לתת לפקודה `opcode` חדש, או (יותר מסובך אך אפשרי) לקבוע אותה כ R-type עם `opcode=0`, ובמקרה זה צריך גם לקבוע את שדה ה `funct`, ולתת לבקר אפשרות לדעת שאכן זו פקודת `swap` במקרה שהוספה התפצלות מצבים חדשה)

1. (10 נקודות) במדה ונדרש, הוסיפו ו/או שנו בתרשימים 1 את כל החומרה הנדרשת למימוש הפקודה, הן את המעגלים והן את האותות (נתונים ובקרה). **אסור לשנות את ה Register File (RegFile) בשום אופן!** יש להסביר במחברת באופן מילולי ומפורט את כל השינויים שנעשו על גבי הסכמה. במדה ואין שינויים, יש להסביר כיצד מבצעת החומרה את הפקודה בכל זאת.
2. (10 נקודות) שנו את מכונת המצבים של הבקר בתרשימים 2 כך שהפקודה החדשה תתבצע במספר מינימלי של מחזורי שעון. במדה ואתם מוסיפים או משנים מצבים יש לרשום בתוכם את ערכי אותות הבקרה וה `enables` הרלוונטיים. כמה מחזורי שעון לוקח בצוע הפקודה?

תשובה: משתמשים בשני מחזורי שעון `WB1` ו `WB2` לבצוע. במחזור `WB1` נשתמש בערך `$rt`, שמתייבב באוגר `B`, לצורך כתיבתו ב `rd` (ועלכן גם ב `rs` כמתחייב מדרישת הפורמט של הפקודה). שימו לב שהכתיבה ל `RegFile` תתבצע בפועל רק בעת הגעת פולס השעון. ניתוב הערך של `B` נעשה ע"י הרחבת ה `MUX` המתאים (כניסה 3). בינתיים האוגר `A` מכיל את `$rs`. במחזור השעון הבא יש להעביר את ערכו של `A` ל `rt`. הדבר נעשה ע"י קביעת כתובת הכתיבה ל `RegFile` כ `rt` וניתוב `A` דרך כניסה 2 של ה `MUX` המתאים. נדרשים 4 מחזורי השעון לפקודת `swap`.

אפשרות נוספת, הינה לבצע במקביל ל `WB1` חיבור `ALU result = A + 0` כלומר גם פעולת `EXE`. זה מצריך כניסת אפס ל `MUX B` ועקב כך הרחבת `ALUSrcB` לשלש סיביות.


3. (3 נקודות) האם ניתן לממש פקודה כזאת בדיוק ב `single cycle MIPS`, ובהתאם לאותן דרישות על איסור השינוי ב `RegFile`? נמקו בפירוט מלא את תשובתכם. תשובה ללא נימוק לא תתקבל.
- תשובה:** הדבר בלתי אפשרי משום שפתרון הבעיה ללא הגדלת מספר כניסות הכתיבה ל `RegFile` מחייב אגירת ביניים של ערכים ו `single cycle MIPS` איננו מכיל כאלה. מאידך, הוספת אוגר לאחסון ערך ביניים מחייבת לפחות שני מחזורי שעון לפקודה, בלתי אפשרי ב `single cycle MIPS`.
4. (2 נקודות) נתון קוד `assembly` של אלגוריתם מסוג `bubble` למיון מערך מספרים שלמים בזיכרון. באיזה אופן פקודת ה `swap` מייעלת את בצוע התכנית?

תשובה: ללא פקודת ה `swap` נדרשת החלפת ערכים בזיכרון תוך חישוב כתובות זיכרון עבור כל החלפה. שימוש ב `swap` מאפשר החלפת ערכים בין האוגרים וכתיבתם לשתי מילים עוקבות בזיכרון מבלי לחשב כתובות.

קיבלנו גם: עבור מימוש פקודת ה `swap` כפסאודו-פקודה היה צריך להשתמש ב 3 פקודות אסמבלי עבור ההחלפה

בין ערכי הרגיסטרים (תוך שימוש ברגיסטר ביניים), אך בעזרת הוספת swap למעבד ניתן לבצע את ההחלפה בערכים בפקודת אסמבלי יחידה, ולא נדרש רגיסטר ביניים פנוי.

כעת נדרש להוסיף פקודה המסכמת שלשה מספרים `add3 $s0, $s1, $s2, $s3`, כאשר השדות בפקודה הינם כדלקמן:



5. (8 נקודות) במדה ונדרש, הוסיפו ו/או שנו בתרשים 3 את כל החומרה הנדרשת למימוש הפקודה, הן את המעגלים והן את האותות (נתונים ובקרה). **אסור לשנות את ה ALU בשום אופן!** יש להסביר במחברת באופן מילולי ומפורט את כל השינויים שנעשו על גבי הסכמה. במדה ואין שינויים, יש להסביר כיצד מבצעת החומרה את הפקודה בכל זאת.


6. (7 נקודות) שנו את מכונת המצבים של הבקר בתרשים 4 כך שהפקודה החדשה תתבצע במספר מינימלי של מחזורי שעון. במדה ואתם מוסיפים או משנים מצבים יש לרשום בתוכם את ערכי אותות הבקרה וה enables הרלוונטיים. כמה מחזורי שעון לוקח בצע הפקודה?

תשובה: הרעיון הינו להשתמש בשני מחזורי שעון EX1 ו EX2 לבצוע. מחזור EX1 דואג לסכם את $ALU_{out} \leftarrow A+B$, כלומר rt (\$s2) עם rs (\$s1). התוצאה הזאת תשמש כאופרנד הראשון למחזור EX2 בכניסה A, דבר המחייב את הרחבת ה MUX בכניסה A של ה ALU, והרחבת אות הבקרה $ALUSrcA$ לשתי סיביות. יש כמובן לעדכן את ערך האות מסיבית אחת לשתיים בכל המצבים הקיימים.

את המחובר השלישי rx (\$s3) המשמש כאופרנד השני לחבור הבא יש להכין ע"י העברתו לכניסה B, דבר המחייב ראשית כתיבתו לתוך האוגר B. לבסוף, במחזור EX1 rt נכתב לתוך B, ואילו rx במחזור EX2. זה דורש ניתוב ע"י MUX מתאים בכניסת Read register 2 של ה RegFile ואות בקרה מתאים שנקרא לו ReadSrc. יש לשים לב שהבקרה של כל הפקודות הנדרשות לערך של rt נדרשת כעת להחליט בינו לבין rx ע"י קביעת ערכו של ReadSrc 0/1. זה מחייב עדכון במצבים הקיימים של הפקודות השונות. נדרשים 5 מחזורי השעון לפקודת `add3`.


שימו לב: הדרישה היא לא לשנות את ה ALU, וזה אומר שגם אסור להוסיף יחידות אריתמטיות חדשות (ALU נוסף, Adder וכד'). (הורדתי על זה 9 נקודות בסה"כ (6 בסעיף 5, ו3 בסעיף 6, [אם מימוש הבקר היה נכון בהתחשב בחומרה שציירו בסעיף 5, אחרת ירדו יותר נקודות בסעיף 6])

The outputs of A and B should be connected to the MUX controlled by MementoReg, which must be 2 bits.





תרשים 4



שאלה ב' (35 נקודות)

נתונה התכנית שלהלן המיועדת ל MIPS ומשתמשת ב delay slots.

```
loop:
    LW    R4, 0(R3) // 1
    ADDI  R5, R4, 0 // 2
    SLR   R5, R5, 1 // 3
    SLL   R5, R5, 1 // 4
b1:
    BEQ   R4, R5, b2 // 5
    ADDI  R3, R3, 4 // 6
    ADDI  R2, R2, 1 // 7
b2:
    BNEZ  R1, loop // 8
    SUBI  R1, R1, 1 // 9
```

הערה:

SLL - Shift Left Logical

SLR - Shift Right Logical

פקודות ה- shift אינן ציקליות

נתונים ערכי ההתחלה הבאים: $R1 = n$, $R2 = 0$, $R3 = p$, $R3$ מצביע לראש מערך של מספרים שלמים).

1. (5 נקודות) מה בדיוק מבצעת התכנית הנ"ל? מהו ערכו של $R2$ בעת היציאה מהלולאה?

תשובה: התוכנית מקבלת מערך בכתובת p וסופרת כמה מבין n האיברים הראשונים בו הינם אי זוגיים. בסיום התוכנית $R2$ מכיל את כמות האיברים האי זוגיים. בדיקת הזוגיות נעשית ע"י הזזה ימינה ואחר כך שמאלה. במידה ו $LSB=0$ במקור, ערכו של המספר שהיה זוגי מלכתחילה איננו משתנה. ל $LSB=1$ במקור, המספר שהיה ב מלכתחילה אי זוגי ייהפך לזוגי.

התכנית הנ"ל מתבצעת במעבד MIPS כמתואר בתרשים 5. נתון שלמעבד יש גם יחידות קידום נתונים (forwarding) ו hazard detection שאינן נראות בתרשים.

2. (5 נקודות) האם התכנית תתבצע באופן תקין? נמקו את תשובתכם באופן מפורט. במדה והתשובה שלילית ציינו במדויק אילו תיקונים נדרשים בתכנית ובאיזה מקומות.

תשובה: התוכנית תבצע באופן שגוי.

הסיבה לכך הינה שלפי התרשים הבדיקה לקיום קפיצה מותנית מתבצעת בשלב ה MEM של הצינור, ובצינור כבר נמצאות שלוש פקודות נוספות, גם לו הקפיצה אמורה הייתה להתבצע (taken). בכדי שהתוכנית תתבצע נכון יש לדאוג ש:

1. הפקודה 7 תבצע רק במדה והקפיצה איננה מתרחשת. הדבר יתאפשר ע"י הוספת שתי פקודות NOP לפני הפקודה 7.

2. שתי פקודות בזיכרון הרשומות אחרי פקודה 9 תקראנה ותתחלנה להתבצע למרות שאינן שייכות כלל לתכנית! בכדי למנוע זאת יש להוסיף שתי פקודות NOP אחרי פקודה 9.

3. (10 נקודות) איזה שינויי חומרה יש לבצע על מנת שהתכנית המקורית תבצע בכל זאת מבלי לשנות בה דבר? הסבירו באופן מפורט כל שינוי שאתם מבצעים, ציירו אותו על גבי תרשים 5, ונמקו כיצד השינוי פותר את הבעיה.

תשובה: מאחר וכל אחת משתי הקפיצות המותנות הרשומות בתכנית ישנו delay slot יחיד, יש לדאוג שהפקודה הזאת תבצע, אבל שום דבר נוסף לא יכנס לצינור לפני קבלת ההחלטה על קפיצה. הדבר יתאפשר ע"י התרשים החדש. השינויים הנדרשים הינם:

1. הקדמת בדיקת תנאי הקפיצה משלב ה MEM לשלב ה ID.

2. הקדמת חישוב כתובת הקפיצה משלב ה EXE לשלב ה ID.

כמובן ששני השינויים הנ"ל מחייבים שימוש במנגנון ה forwarding.

יש לשים לב לא ליצור בטעות מנגנון של flash ב IF למקרה שהקפיצה taken! הדבר יוביל להשמדה מוטעית של הפקודה המצויה ב delay slot, פקודה מועילה שאמורה להתבצע תמיד.


4. (10 נקודות) נניח שהאיבר הראשון במערך המספרים הוא 6 והשני 11. רשמו בטבלה שלפניכם את כל הפקודות המבוצעות במהלך ממחזורי השעון ככל שהטבלה מאפשרת למלא. לשם נוחות הפקודות בקוד התכנית ממוספרות ועמודה INSTR ניתן לרשום את המספר של הפקודה.

תשובה: יש לשים לב למצב של load hazard שמתרחש בפקודה 2 וגורם להשהיית מחזור שעון בפקודות 2 ו 3. בהמשך, משום שתנאי הקפיצה מתקיים (6 מספר זוגי), פקודה 7 איננה מתבצעת. בלולאה השנייה פקודה 7 כן מתבצעת ומונה האי זוגיים מתעדכן. כמו כן פקודות הקפיצה המותנית נמצאות בצינור רק שני מחזורי שעון, שאחריהן הן מסתיימות.


CLK	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21
INSTR																					
1	IF	ID	X	M	W																
2		IF	ID	ID	X	M	W														
3			IF	IF	ID	X	M	W													
4					IF	ID	X	M	W												
5						IF	ID														
6							IF	ID	X	M	W										
8								IF	ID												
9									IF	ID	X	M	W								
1										IF	ID	X	M	W							
2											IF	ID	ID	X	M	W					
3												IF	IF	ID	X	M	W				
4														IF	ID	X	M	W			
5															IF	ID					
6																IF	ID	X	M	W	
7																	IF	ID	X	M	W

5. (5 נקודות) נתון מערך של מאה מספרים טבעיים רצופים. כמה מחזורי שעות תאריך התכנית? הסבירו במדויק את חישוביכם.

תשובה: במחזור לולאה של מספר אי זוגי מתבצעות כל הפקודות, ובנוסף שינוי שיהוי של מחזור אחד בגלל load hazard, סה"כ 10 מחזורי שעות. במחזור של מספר זוגי הפקודה 7 איננה מתבצעת. על כן בסה"כ $950 = (10 + 9) \times 50$ מחזורי שעות. נדרשים עוד 5 מחזורי שעות בשל הפקודה הראשונה שממלאת את הצינור, ובסה"כ 955 מחזורי שעות.



תרשים 5



3) שאלת תכנון ומימוש בשפת תכן Verilog:

תיאור כללי של הבעיה:

- נדרש: מעגל לוגי המקבל טורית סדרה IN, בין כל תת סדרה באורך n או m קיים "חוצץ" (שמוגדר להיות כניסת לכל הפחות אפס אחד).

..., 0, 0, n, x₁, x₂, ..., x_n, 0, 0, 0, 0, m, y₁, y₂, ..., y_m, 0, 0, ...

$$OUT = \dots, \sum_n x_i, \dots, \sum_m y_i, \dots$$

- ומחשב את הסכומים: Ready = 0, 0, ..., 0, 1, 0, 0, ..., 0, 1, 0, 0, ..., 0
- כלומר המוצא OUT מוציא סכום (ובין לבין יכול להוציא "זבל") וקיים ביט בקרה נוסף שמציין שתוצאת החישוב מוכנה Ready=1.
- לשימושכם רק רגיסטר בגודל N_ADD ביטים (תניחו חזקה של 2).
- אלמנטים מהסדרה (כמו n ו-m) ובפרט א'ים ו-ע'ים בגודל N_ARGS ביטים. תניחו שכל האלמנטים חיוביים. הקוד מודולרי ומוגדר לפי הפרמטרים N_ADD ו-N_ARGS. הגודל של המשנים יכול ליצור מצבים "לא אפשריים" לחישוב. מצאו את התנאי שמביא למצבים אלו (תלוי גם בגודל הסדרה - m או n). כאשר מגיעה סדרה לא חוקית (שנוצרת ממצב "לא אפשרי") אתם מוציאים סיגנל Valid = 0 וממתינים לתום הסדרה (מצב HOLD).
- בין כל סדרה לסדרה יש להמתין ל"חוצץ" (שמוגדר להיות כניסת לכל הפחות אפס אחד, מצב INVALID). רק אז מתחילים בפעולה שוב בכניסת m (או n).
- שלבו ריסט Reset אסינכרוני במערכת.
- ניתן להניח שהכניסה IN מסונכרנת לשעון (clk).

סעיפים:

1. (5 נק) תכנון מסלול נתונים בעזרת רכיבים סטנדרטיים באופן התנהגותי (behavioral) או מבני (Structural) המתייחסים ליחידות מידע בסיסיות של אלמנט מתוך מילה. חיבורים ופעולות אריתמטיות צריכים להיות מסונכרנים לשעון.
2. (ללא ניקוד אך דרוש) הגדרת קווי בקרה וסטטוס – דרישות של מסלול הנתונים מהבקר
3. (15 נק) תכנון בקר בשיטת FSM - תארו מכונת מצבים מלאה (MEALY או MOORE כרצונכם) וממשק עם סיגנלי הבקרה. כמובן שעליכם להוסיף סיגנלים ומצבים.


4. (5 נק) בנו TOP LEVEL שמכיל אינסטנסיאציה של הבקר ושל נתיב הנתונים (data-path). שימו לב שהאינסטנסיאציה עם פרמטרים ל ADD_N , $BITS_N$ (אתם יכולים לתת ערך דיפולטיבי כרצונכם).

5. (5 נק) שימו דגש רב על תזמונים והבנה של מקרי קצה, התממשקות זמנית בין סיגנלי הבקר והמידע שנמצא ברגע מסוים בנתיב הנתונים !!!

6. דגש: ניקוד משמעותי ירד לכתב לא ברור\ לא מסודר\ מקושקש מדיי - תעבדו עם עפרון או במחברת טיוטא ורק קוד סופי למסגר - רק מה שימוסגר ייבדק.

פתרון:

שימו לב שלתרגיל זה ישנן הרבה אפשרויות פתרון (יעילות יותר ופחות) אך בעיקר שונות. כלומר, מגוון גדול של פתרונות שיעבדו. הפתרון לא מגביל הרבה פתרונות שיתקבלו במחברות בחינה. **מכונת המצבים המתוארת היא מכונת MOORE כללית וסכמתית ולשם גיוון הקוד דווקא מתאר מכונת MEALY.** שימו לב שעבור מעגל ה data-path יכולתם להיעזר במעגל שניתן בהרצאה (כמובן שאתם לא מוגבלים לכך).



הקוד:

```

module StreamAddition #(parameter N_ADD = 16, N_BITS=4 )
( input clk,
  // Data signals
  input [N_BITS-1:0] IN,
  output reg [N_ADD-1:0] OUT,
  output reg [N_BITS-1:0] Counter,
  // Control signals (ctrl<->dpath)
  input Mode, //MODE=0 --> pass MODE=1 -->add
  input Lc, Lr, Reset
);
reg [N_ADD-1:0] out_tmp;

  always @(*)
  begin
    if (Mode)
      out_tmp = IN+OUT;
    else
      out_tmp = IN;
    end

  always @(posedge clk)
  begin
    if (Lr)
      OUT <= out_tmp;
    end

  always @(posedge clk)
  begin
    if (Lc)
      Counter <= IN;
    else if (Counter !=0)
      Counter <= Counter -1;
    end

  end

  always @(posedge clk)
  if (Reset)
    OUT <= 0;
  endmodule

module FSM #(parameter N_ADD = 16, N_BITS=4 )
( input clk,
  // Control signals (ctrl->dpath)
  input Reset,
  input [N_BITS-1:0] IN,
  // Control signals (dpath->ctrl)
  output reg Mode, //MODE=0 --> pass MODE=1 -->add
  output reg Lc, Lr, Ready,
  output reg Valid,
  input wire [N_BITS-1:0] Counter
);

localparam IDLE = 3'd0;
localparam START = 3'd1;
localparam SUM = 3'd2;
localparam DONE = 3'd3;
localparam HOLD = 3'd4;
localparam INVALID = 3'd5;

reg [2:0] state;

  always @(posedge clk) //combinational and sequential in the same block
  if (Reset) //reset condition always first
  begin
    state <= IDLE; Lc <= 1'b1; Lr <= 1'b0; Mode <= 1'b0; Ready <= 0;

```

```

end
else
case ( state )
IDLE : begin
    Ready <= 1'b0; Mode <= 1'b0;
    if ( IN != 0 ) //reduction operator
    if ( (IN*(2**(N_BITS))-1)>(2**(N_ADD))-1)
    begin
        state <= HOLD;
        Lc <= 1'b0; Lr <= 1'b0;
    end
    else
    begin
        state <= START;
        Lc <= 1'b0; Lr <= 1'b1;
    end
    end
    else
    begin
        Lc <= 1'b1 ; Lr <= 1'b0; Valid <= 1'b1;
    end
    end
START : begin
    if ( Counter === 4'b0001 )
    begin
        state <= DONE;
    end
    else if ( Counter != 0 )
    begin
        state <= SUM;
    end
    else
    begin
        Mode <= 1'b0; Lr <= 1'b1;

```

```

        Lc <= 1'b0; Valid <= 1'b1;
    end
    end
SUM : begin
    Mode <= 1'b1;
    Lr <= 1'b1;
    Lc <= 1'b0;
    Valid<= 1'b1;
    if ( Counter === 4'b0001 )
    state <= DONE;
    else state <=SUM;
    end
DONE : begin
    Mode <= 1'b1;
    Lr <= 1'b0;
    Valid <= 1'b1;
    Ready <= 1'b1;
    if ( IN != 0 )
    begin
        state <= INVALID; Lc <= 1'b0;
    end
    else
    begin
        state <= IDLE; Lc <= 1;
    end
    end
HOLD : begin
    Lr <= 1'b0;
    Valid <= 1'b0;
    Ready <= 1'b0;
    if ( Counter === 0 )
    begin
        if ( IN === 0 )

```

```

        begin
            state <= IDLE; Lc <= 1'b1;
        end
    else
        begin
            state <= INVALID; Lc <= 1'b0;
        end
    end
    else
        begin
            Lc <= 1'b0;
            state <= HOLD;
        end
    end
end
INVALID : begin
    Ready <= 1'b0;
    Lr <= 1'b0;
    Lc <= 1'b1;
    Valid <= 1'b0;
    state <= (IN!=0) ? INVALID : IDLE;
end
endcase
endmodule

```

```

module TOP #(parameter N_ADD = 16, N_BITS=4 )
( input clk,
  // Data signals
  input [N_BITS-1:0] IN,
  output [N_ADD-1:0] OUT,
  input Reset,
  output Ready,
  output Valid
);
wire [N_BITS-1:0] Counter;
wire Mode, Lc, Lr;

StreamAddition #( N_ADD , N_BITS ) StAdd
( .clk(clk), .IN(IN), .OUT(OUT), .Counter(Counter), .Mode(Mode), .Lc(Lc), .Lr(Lr), .Reset(Reset) );

FSM #( N_ADD , N_BITS ) fsm
( .clk(clk), .Reset(Reset), .IN(IN), .Mode(Mode), .Lc(Lc), .Lr(Lr), .Ready(Ready), .Valid(Valid), .Counter(Counter) );

endmodule

```