

ארQUITטורת מחשבים

תשע"ד סמס' ב' מועד ג'

83-248

- מרצה : פרופ' שמואל וימר
- מתרגל : מר יוסף לונדון
- **חומר עזר מותר:** מחברות/ דפים מהרצאות, תרגולים ותרגילי בית, ספר computer organization and design, מילון עברי צרפתי.
- משך המבחן שלוש שעות
- סך כל הנקודות הוא 110. הציון המרבי הינו 100.
- משקל השאלות השונות נתון בגוף השאלות.
- יש לנמק את כל תשובותיכם. אין צורך לפתח מחדש תוצאות שהוכחו בכיתה, אלא אם כן נאמר מפורשות לעשوت כן.
- יש לשרטט דיאגרמות באופן ברור !
- הכתיבה בעט בלבד. כתיבה בעפפון לא תיבדק.

בהצלחה!

שאלה 1 (40 נקודות)

שאלת מטמון:

נתונה חלק מתוכנית ב-C:

```
char a[STOP];  
  
int i, j, temp;  
  
for (i=0 ; i<10,000; i=i+1)  
  
    for (j=0 ; j<STOP; j=j+STEP)  
  
        sum=sum+a[j];
```

הניחו גודל של CHAR הוא byte יחיד. הניחו שבזיכרון המרכזי שמור רק ערך המערך a.

הרעיון של השאלה הוא ניתוח מבנה המטמון (CACHE) מתוך זמן ההרצה של התוכנית הנ"ל.

התוכנית רצה כתוצאה מהלולה החיצונית 10,000 פעמים. הולולה הפנימית קוראת מידע ממארך של bytes כתלות בגודל של STEP. כל המשתנים נשמרים ברגיסטרים כך שהו "אפס זמן" גישה וכן שחישוב סכום וכדו' מהוות "אפס זמן".

מרייצים את התוכנית על מעבד עם ערכיהם השונים לצורכי בחינה של מבנה CACHE ומודדים את הזמן הממוצע (!) לביצוע שורת הקוד:
sum=sum+a[j];

		STEP							
		1	2	4	8	16	32	64	128
STOP	8	10ns							
	16	10ns							
	32	10ns							
	64	20ns	30ns	50ns	50ns	10ns	10ns	10ns	10ns
	128	20ns	30ns	50ns	50ns	50ns	10ns	10ns	10ns
	256	20ns	30ns	50ns	50ns	50ns	50ns	10ns	10ns

רמזים לפתרון השאלה:

- שימוש לב גודל של STEP ונסו להציגם לעצמכם מה יקרה עבור גדלים שונים. השוו עם תוצאות הטבלה.

$$\text{AMAT} = \text{Hit time} + \text{Miss Rate} * \text{Misspenalty}$$

- זכרו, הזמןים הם זמנים ממוצעים. יכולר איטרציות ייחידיות זמן, נהנים זניחים
- מהו גודל ה CACHE מבחינת DATA? כלומר, מהו כמות המידע שמכל ה ?CACHE ?

ניתן לזרות די מידית כי הולולה הפנימית מבצעת מספר גישות לזכרון בהתאם לחסם שבוחר. כאשר החסם (STOP) באורך של 32 ייחidata הקפיצה (STEP) באורך של 1, ניגשים צעד אחר צעד בזיכרון. כפי שניתן לראות, עד חסם של 64 אין שינוי בזמן הגישה ולכן כנראה עד לשם יש hit. מה שאומרים, שגודל המטמון הוא כנראה 32 byte שכן עבר צעד של 1 byte תמיד אנחנו ב HIT וברגע שנחרוג ל 64 אנחנו מתחלים מחדש.

נציג שוב – הולולה רצה 10,000 פעם כך שגם אם בפעם הראשונה תמיד פספסנו, בפעם השנייה (וקן הלאה עד 10000) המידע כבר שומר במטמון.

כבר בפעם הראשונה שמציעים את הלולאה cache מתמלא במידע ובזה נגמר הסיפור. לא משנה מהו אורך הבלוק או האוציאטיביות של ה-CACHE, עבור CACHE בגודל הנ"ל תמיד יוכל להיות עם כל המידע של המערכת מהתחלת ועד ל-byte ה-32.

ב. מהו גודל בלוק יחידיCACHE?

נסתכל על החסם של 64. אנחנו רואים כי זמני הגישה גדלים עם גודל הקפיצה.

$$AMAT = Hit time + Miss Rate * Misspenalty$$

כלומר – התחלו לפסוף, וזמן הפסוף לכל ניסיון גישה לא משתנה – אך רק **אחויזיקאב הפסוף** משתנה. תחת ההנחה הסבירה שזמן גישה הוא 10ns, (כך הבנו מסעיף א) אנו רואים שנייתן לכתוב:

$$20 = 10 + Miss Rate_1 * Misspenalty ; 30 = 10 + Miss Rate_2 * Misspenalty$$

$$10ns = MR_1 * T ; 20ns = MR_2 * T$$

כלומר, קצב הפסוף גדל פי 2 בין צעד ייחיד לצעד כפול. כמו כן הוא גדול בלוק של 4.4.

עבור צעד ייחיד – יש פסוף כל byte ראשון ואז hit במשך 3 byte הבאים. המידע גם מתחלף במשך כל לולאה. על כן אחויזי הפסופים הינם 25% במקורה הנ"ל.

עבור צעד כפול – פסוף כל byte שני. لكن 50% פסופים. עבור צעד של 4 – כל byte מבוקש מביא אליו את ה-3 byte הצמודים לו אך הם אינם מעניינו שכן הם קופצים בארבעה בתים ולכן יש 100% פסופים. וכך'ל לצעד של 8. הצעדים הללו מוכיחים יתבהרו בהמשך.

ג. מהו תצורת ה-CACHE (n-way associative\fully associative\directly mapped) אם n אט ומה שהוא?

לפי מה שאמרנו יש ל-32 CACHE 32 byte ובלוקים של 4 וכן סה"כ שמונה בלוקים. המעבר בין זמן גבוה עבור חסם של 64 וצעד של 8 לזמן מאד נמוך עבור אותו חסם בצעד של 16 נותן אינדיקציה טובה להבנה.

צעד של 8 ניגש למקומות ה-0,8,16,24,32,40,48,56. גם עבור directly mapped לכל אינדקס צזה cache של 8 בלוקים נקבל אותו אינדקס ב-CACHE (COLUMN mod8 = 0) (וגם נדרס את המידע בתוך כל לולאה) אבל עבור צעד של 16 זה לא אמרו לרדת פתאום. אלא, בצעד של 16 כל יחידת מידע אומנם מומפה לאותו אינדקס אך יש 4 סטים ולכן הם לא דורסים האחד את השני.

ד. מהם זמני Hit\Miss?

מתוך מה שאמרנו זמני הפגיעה והפסוף בחרורים והינם 10ns ו-40ns בהתאם: מבנה ה-CACHE:

	SET 1				SET 2				SET 3				SET 4			
MOD2=0																
MOD2=1																

שאלה 2 (40 נקודות)
עבור מעבד MIPS, נתונה טבלת ההשיות הבאה של מרכיביו:

Element	Parameter	Delay (pSec)
register clock-to-Q	t_{pcq}	30

register setup	t_{setup}	20
multiplexer	t_{mux}	25
equality comparator	t_{eq}	40
AND gate	t_{AND}	15
ALU	t_{ALU}	200
memory read	t_{MEMread}	250
memory write	t_{MEMwrite}	220
register-file read	t_{RFread}	150
register-file write	t_{RFwrite}	100
register-file setup	t_{RFsetup}	20

א. חשבו מהו תדר השעון המרבי בו ניתן להפעיל את המעבד.

- תארו בפירוט מלא את חישוביכם.
- רשמו ביטוי מפורש לזמן מחזור השעון במונחי הפרמטרים המופיעים בטבלה.
- לאחר מכן השתמשו בערכיהם לחישובים מספריים.

הנחיות:

1. היעזרו בתרשימים המצורפים וסמןו לכל דרגה ודרגה את מסלול החישוב הארוך ביותר. שימו לב שהזהו תרשימים של MIPS שנלמד בקורס, בתוספת XUM בmooc של ה REGISTER FILE, המשמשים לניצוב נתונים מקודמים (FORWARD) במקרה של HAZARD.
2. שימו לב שלחלק מהרגיסטרים שונים מלאחרים. חלקם מגיבים לעליית שעון וחלקם לירידת שעון.

The clock cycle is dictated by the longest delay path of the processor.

Consider first the critical path at every pipeline stage. Such paths always start at the clock of a register and terminate at the data input of a register.

Notice that we need to be able to complete each task in half a cycle.

Instruction fetch stage:

$$T_{\text{cyc min}} \text{ IF} = 2 \times (t_{\text{pcq}} + t_{\text{MEMread}} + t_{\text{setup}}) = 2 \times (30 + 250 + 20) = 600 \text{ pSec}$$

Decode stage:

$$\begin{aligned} T_{\text{cyc min}} \text{ ID} &= 2 \times (t_{\text{RFread}} + t_{\text{mux}} + t_{\text{eq}} + t_{\text{AND}} + t_{\text{mux}} + t_{\text{setup}}) = \\ &2 \times (150 + 25 + 40 + 15 + 25 + 20) = 550 \text{ pSec} \end{aligned}$$

Execution stage:

$$\begin{aligned} T_{\text{cyc min}} \text{ EXE} &= 2 \times (t_{\text{pcq}} + t_{\text{mux}} + t_{\text{mux}} + t_{\text{ALU}} + t_{\text{setup}}) = \\ &2 \times (30 + 25 + 25 + 200 + 20) = 600 \text{ pSec} \end{aligned}$$

Memory stage:

$$T_{\text{cyc min}} \text{ MEM} = 2 \times (t_{\text{pcq}} + \max\{t_{\text{MEMread}}, t_{\text{MEMwrite}}\} + t_{\text{setup}}) =$$

$$2 \times (30 + 250 + 20) = 600 \text{ pSec}$$

Writeback stage:

$$T_{cyc\ min\ WB} = 2 \times (t_{pcq} + t_{mux} + t_{RFwrite}) = 2 \times (30 + 25 + 100) = 310 \text{ pSec}$$

$$T_{CLK} = \max \{ T_{cyc\ min} \{ IF, ID, EXE, MEM, WB \} \} = 600 \text{ pSec.}$$

ב. כמה זמן תימשך ריצת אוסף תכניות המכילות 100 ביליאון פקודות מכונה. הניחו שמספר המחזורים הממוצע לפקודה הוא **CPI = 1.15**

$$T_{total} = (100 \text{ billion instructions}) \times (1.15 \text{ cycles/instruction}) \times (600 \text{ pSec}) = 10^{11} \times 1.15 \times 600 \times 10^{-12} = 69 \text{ Sec}$$

מהו ה **THROUGHPUT** של המערכת? מהו ה **LATENCY**?

can we calculate the latency given the number of cycles?

the latency is calculated for one cycle - 5 cycles.

the throughput for one cycle is CPI = 1.15.

the throughput is the number of cycles per second.

D. נמדד את ביצועי המעבד ע"י מספר הפקודות לשניה בתדר שעון מרבי. בניסוי לשפר ביצועים, ראובן, מהנדס מתחיל בחברה (בוגר בר-אילן) מציע להעביר את בדיקת נתן השווין של קפיצה מותנית משלב ה ID לשלב ה EXE, ואילו שמעון, מהנדס וותיק בחברה (בוגר אוניברסיטה אחרת) מציע להעביר את בדיקת נתן השווין לשלב ה MEM.

- האם כל אחת מההצעות הנ"ל תשפר, תקלקל או לא תשפי על הביצועים? הסבר בפרטוט את תשובהך.

- במידה ובאיזה מעתנים, חשב באופן מספרי פי כמה (THROUGHPUT, LATENCY, CPI).

נתון BENCHMARK כדלהלן:
25% פקודות קרייה (LOADS), ב 40% מהן מופיעה מיד פקודה המשמשת בננתון שנקרה.

10% פקודות כתיבה (STORES).

11% הסתעפויות (BRANCHES), ב 25% מתוכן ניחוש הקפיצה היה שגוי.

2% פקודות קפיצה. הנה שהפקודה שבאה מיד אחרי קפיצה מרוקנת (FLUSH) מהצינור.

52% פקודות אריתמטיות (R-TYPE).

The critical delay paths of the ID stage gets shorter by $t_{eq} + t_{AND} + t_{mux} = 80\text{pSec}$.

$$T_{cyc\ min\ ID} = 2 \times (t_{RFread} + t_{mux} + t_{setup}) = 390 \text{ pSec}$$

The critical path in the EXE stage gets longer by 80pSec at most in the first case and the critical paths in the MEM gets longer by 80pSec at most in the second case.

Execution stage:

$$T_{cyc\ min\ EXE} = 2 \times (t_{pcq} + t_{mux} + t_{mux} + t_{ALU} + t_{setup}) + 160 =$$

$$2 \times (30 + 25 + 25 + 200 + 20) + 160 = 760 \text{ pSec}$$

Memory stage:

$$T_{cyc \ min} \text{ MEM} = 2 \times (t_{pcq} + \max\{t_{MEMread}, t_{MEMwrite}\} + t_{setup}) + 160 =$$

$$2 \times (30 + 250 + 20) + 160 = 760 \text{ pSec}$$

So it makes no difference which of the two – they will both dictate a slower clock rate!

$$\text{Perfbranch_ID original} = (1/(600 \times 10^{-12}))/1.1475 = 1.4524 \times 10^9 \text{ instructions/Sec}$$

Ignoring the branch prediction differences:

$$\text{Perfbranch_ID} = (1/(760 \times 10^{-12}))/1.1475 = 1.1467 \times 10^9 \text{ instructions/Sec}$$

Unfortunately we can't therefor:

If equality check takes place at EXE stage two instructions are flushed in miss:

$$\text{CPI_BRANCH} = 0.75 \times 1 + 0.25 \times 3 = 1.5.$$

$$\text{CPI} = 0.25 \times 1.4 + 0.1 \times 1 + 0.11 \times 1.5 + 0.02 \times 2 + 0.52 \times 1 = 1.175.$$

$$\text{Perfbranch_EXE} = (1/(760 \times 10^{-12}))/1.175 = 1.1198 \times 10^9 \text{ instructions/Sec}$$

If equality check takes place at MEM stage three instructions are flushed in miss:

$$\text{CPI_BRANCH} = 0.75 \times 1 + 0.25 \times 4 = 1.75.$$

$$\text{CPI} = 0.25 \times 1.4 + 0.1 \times 1 + 0.11 \times 1.75 + 0.02 \times 2 + 0.52 \times 1 = 1.2025.$$

$$\text{Perfbranch_MEM} = (1/(760 \times 10^{-12}))/1.2025 = 1.0942 \times 10^9 \text{ instructions/Sec}$$




Figure 7.58 Pipelined processor with full hazard handling

שאלה 30 נק':

לרשוטכם מערכת MIPS. רכיב הALT במערכת שלכם יכולה לבצע פוקודות ADD, SUB, OR, AND.

נתון כי במקום מסוים בזיכרון המכונה LABEL1 שומר ערך בזיכרון – X. כמו כן במקום אחר המכונה LABEL2 שומר ערך – Y.

הכתובות בזיכרון של Y,X שמורים ברגיסטרים \$S0, \$S1 בהתאם.

א. כתבו תוכנית בשפת ASSEMBLY המבצעת את הפעולה $Y \oplus X$.

דגשים:

- שימוש לב לAXTAXNTSYNNTSYNNCCON ושימוש נכוון ברגיסטרים הנכונים.
- זכרו ששיטת הקידוד MIPS הוא במשלים ל-2.

ב. בכמה מחזוריים יבוצע התוכנית בסוג MIPS סוג PIPELINE\MULTI CYCLE\SINGLE CYCLE:

מבחן פועלות לביצוע NOT על מספר המוצג בשיטת המשלים ל-2:

$$X + X' = -1 \Rightarrow X' = -X - 1$$

מכיוון שם לא למדנו את הפעולה la שעושה load של label לתוכן רגיסטר אני אנסה את השאלה כך שרגיסטרים \$S1, \$S0 יכלו אותו בהתאם.

```
la $S0 , LABEL1
la $S1 , LABEL2
lw $S0 , 0($S0)          // s0 contains X
lw $S1 , 0($S1)          // s1 contains Y
sub $t0, $ZERO, $S0
sub $t1, $ZERO, $S1
addi $t0, $t0, -1         // t0 contains X'
addi $t1, $t1, -1         // t1 contains Y'
and $t0, $t0,$S1          // t0 contains X'Y
and $t1 , $t1, $S0
or $t0, $t0 , $t1
```

את החישובים של מספר מחזוריים לכל פוקודה וכדו – לפי ההתפלגות הידועה. (בזמן זה מחזור לפוקודה וכן single cycle וmulti cycle).

במבחן אמרתי שלא חובה להתייחס כאן לHAZARDS. אבל, מי שיתחשב צריך להתחשב לו יותר בצוין.