|  |  |  |
| --- | --- | --- |
| **BAR-ILAN UNIVERSITY**  Engineering Faculty |  | אוניברסיטת בר-אילן הפקולטה להנדסה |

ארכיטקטורת מחשבים

# תשע"ד סמס' ב' מועד ב'

**83-248**

* מרצה : פרופ' שמואל וימר
* מתרגל : מר יוסף לונדון
* **חומר עזר מותר:** מחברות/ דפים מהרצאות, תרגולים ותרגילי בית, ספר computer organization and design, מילון עברי צרפתי.
* משך המבחן שלוש שעות
* סך כל הנקודות הוא 110. הציון המרבי הינו 100.
* משקל השאלות השונות נתון בגוף השאלות.
* **יש לנמק את כל תשובותיכם**. אין צורך לפתח מחדש תוצאות שהוכחו בכיתה, אלא אם כן נאמר מפורשות לעשות כן.
* יש לשרטט דיאגראמות באופן ברור !
* הכתיבה בעט בלבד. כתיבה בעפרון לא תיבדק.

**בהצלחה!**

שאלה 1 **(20 נקודות)**

**נתון מעבד** MIPS **מצונר עם תמיכה מלאה ב** HAZARDS**, כמופיע בציור המצורף. נתון**BENCHMARK **כדלהלן:**

**25% פקודות קריאה (**LOADS**), ב 40% מהן מופיעה מיד פקודה המשתמשת בנתון שנקרא.**

**10% פקודות כתיבה (**STORES**).**

**11% הסתעפויות (**BRANCHES**), ב 25% מתוכן ניחוש הקפיצה היה שגוי.**

**2% פקודות קפיצה. הנח שהפקודה שבאה מיד אחרי קפיצה מרוקנת (**FLUSH**) מהצינור.**

**52% פקודות אריתמטיות (**R-TYPE**).**

**חשבו את מספר מחזורי השעון הממוצע לפקודה (**CPI**) במעבד הנ"ל.**

* **יש לתאר באופן מפורט את החישוב.**
* **יש להסביר כל מספר שמשמש בחישוב.**

Loads take one cycle when there is no dependency and two cycles when the processor must stall due to dependency. Therefore

CPILOAD = 0.6 x 1 + 0.4 x 2 = 1.4.

Since branch condition is checked at DECODE, miss prediction requires flushing the IF/ID register, so two cycles are charged, while branches take one cycle when they are properly predicted.

CPIBRANCH = 0.75 x 1 + 0.25 x 2 = 1.25.

CPIJUMP = 2.

CPItotal = 0.25 x 1.4 + 0.1 x 1 + 0.11 x 1.25 + 0.02 x 2 + 0.52 x 1 = 1.1475.

שאלה 2 **(45 נקודות)**

**עבור מעבד ה** MIPS **משאלה 1, נתונה טבלת ההשהיות הבאה של מרכיביו:**

|  |  |  |
| --- | --- | --- |
| Delay  (pSec) | Parameter | Element |
| 30 | *t*pcq | register clock-to-Q |
| 20 | *t*setup | register setup |
| 25 | *t*mux | multiplexer |
| 40 | *t*eq | equality comparator |
| 15 | *t*AND | AND gate |
| 200 | *t*ALU | ALU |
| 250 | *t*MEMread | memory read |
| 220 | *t*MEMwrite | memory write |
| 150 | *t*RFread | register-file read |
| 100 | *t*RFwrite | register-file write |
| 20 | *t*RFsetup | register-file setup |

1. **חשבו מהו תדר השעון המרבי בו ניתן להפעיל את המעבד.**

* **תארו בפירוט מלא את חישוביכם.**
* **רשמו ביטוי מפורש לזמן מחזור השעון במונחי הפרמטרים המופיעים בטבלה.**
* **לאחר מכן השתמשו בערכיהם לחישובים מספריים.**

**הנחיות:**

1. **היעזרו בתרשימים המצורפים וסמנו לכל דרגה ודרגה את מסלול החישוב הארוך ביותר. שימו לב שזהו תרשים של** MIPS **שנלמד בקורס, בתוספת** MUX **במוצא של ה** REGISTERFILE**, המשמשים לניתוב נתונים מקודמים (**FORWARD**) במקרה של** HAZARD**.**
2. **שימו לב שנתוני** WRITE BACK **נכתבים באוגר ה** PIPELINE **בצלע העולה של השעון, ונכתבים ל** REGISTERFILE **בצלע היורדת של השעון, ולכן שני הדברים קורים באותו מחזור שעון אבל בשני חצאים שונים. יש לקחת זאת בחשבון בחשוב תדר השעון המרבי האפשרי.**

The clock cycle is dictated by the longest delay path of the processor.

Consider first the critical path at every pipeline stage. Such paths always start at the clock of a register and terminate at the data input of a register.

**Instruction fetch stage:**

*t*IF = *t*pcq + *t*MEMread + *t*setup = 30 + 250 + 20 = 300 pSec

**Decode stage:**

Notice that the register file is written in the first half of the writeback cycle and is being read at the second half of the decode cycle. Therefore,

*t*ID = 2 x (*t*RFread + *t*mux + *t*eq + *t*AND + *t*mux + *t*setup) = 2(150 + 25 + 40 + 15 + 25 + 20) = 550 pSec

**Execution stage**:

*t*EXE = *t*pcq + *t*mux *+ t*mux *+ t*ALU + *t*setup = 30 + 25 + 25 + 200 + 20 = 300 pSec

**Memory stage:**

*t*MEM = *t*pcq + max{ *t*MEMread , *t*MEMwrite } + *t*setup = 30 + 250 + 20 = 300 pSec

**Writeback stage:**

Notice that the register file is written in the first half of the write-back cycle and is being read at the second half of the decode cycle. Therefore,

*t*WB = 2 x (*t*pcq + *t*mux + *t*RFwrite) = 2(30 + 25 + 100) = 310 pSec

*T*CLK = max { *t*IF , *t*ID , *t*EXE , *t*MEM , *t*WB} = 550 pSec.

1. **כמה זמן תימשך ריצת אוסף תכניות המכילות 100 ביליון פקודות מכונה המתפלגות ע"פ שאלה 1?**

*T*total = (100 billion instructions) x (1.15 cycles/instruction) x (550 pSec) = 1011 x 1.15 x 550 x 10-12 = 63.3 Sec

1. **נמדוד את ביצועי המעבד ע"י מספר הפקודות לשנייה בתדר שעון מרבי. בניסיון לשפר ביצועים, ראובן, מהנדס מתחיל בחברה (בוגר בר-אילן) מציע להעביר את בדיקת תנאי השוויון של קפיצה מותנית משלב ה** ID **לשלב ה** EXE**, ואילו שמעון, מהנדס וותיק בחברה (בוגר אוניברסיטה אחרת) מציע להעביר את בדיקת תנאי השוויון לשלב ה** MEM**.**

* **האם כל אחת מההצעות הנ"ל תשפר, תקלקל או לא תשפיע על הביצועים? הסבר בפרוטרוט את תשובתך.**
* **במידה והביצועים משתנים, חשב באופן מספרי פי כמה.**

The critical delay paths of the ID stage gets shorter by *t*eq + *t*AND + *t*mux = 80pSec.

*t*ID = 2 x (*t*RFread + *t*mux + *t*setup) = 2(150 + 25 + 20) = 390 pSec

The critical path in the EXE stage gets longer by 80pSec at most in the first case and the critical paths in the MEM gets longer by 80pSec at most in the second case. Consequently, *t*ID still dictates the clock cycle.

Perfbranch\_ID =(1/(550 x 10-12))/1.1475 = 1.584 x 109 instructions/Sec

If equality check takes place at **EXE stage** two instructions are flushed in miss

CPI\_BRANCH = 0.75 x 1 + 0.25 x 3 = 1.5.

CPI = 0.25 x 1.4 + 0.1 x 1 + 0.11 x 1.5 + 0.02 x 2 + 0.52 x 1 = 1.175.

Perfbranch\_EXE =(1/(390 x 10-12))/1.175 = 2.182 x 109 instructions/Sec

If equality check takes place at **MEM stage** three instructions are flushed in miss

CPI\_BRANCH = 0.75 x 1 + 0.25 x **4** = 1.75.

CPI = 0.25 x 1.4 + 0.1 x 1 + 0.11 x 1.75 + 0.02 x 2 + 0.52 x 1 = 1.2025.

Perfbranch\_MEM =(1/(390 x 10-12))/1.2025 = **2**.132 x 109 instructions/Sec

**שאלה 3** (15 נקודות)

נתונים המאפיינים הבאים של מערכת זיכרון:

זיכרון מטמון בן 256 בתים,

זיכרון ראשי 1024 בתים,

גודל בלוק זיכרון המטמון 4 בתים.

תאר את תצורת הזיכרון עבור

1. זיכרון מטמון בעל מיפוי ישיר (Direct-mapped)
2. 2-way set-associative
3. 4-way set-associative
4. 8-way set-associative

* ציינו את מספר הסיביות בשדות השונים tag, index, offsetשל כתובות הזיכרון בכל אחד מזיכרונות המטמון.
* לאילו כתובות בזיכרון המטמון ממופות הכתובות כתובת 0, כתובת 100, כתובת 256 בזיכרון הראשי בכל אחת מתצורות זיכרון המטמון הנ"ל?
* רשמו בפירוט ובמדויק כיצד חישבת את הכתובות בכל אחד מהמקרים.

**Direct-mapped**

main memory address 0

main memory block #: 0/4 = 0

cache block #: 0 % 64 = 0

main memory address 100

main memory block #: 100/4 = 25

cache block #: 25 % 64 = 25

main memory address 256

main memory block #: 256/4 = 64

cache block #: 64 % 64 = 0

main memory address (10 bits)

tag index offset

x x x x x x x x x x

**2-way set-associative**

main memory address 0

main memory block #: 0/4 = 0

cache set #: 0 % 32 = 0 ; cache block #: 0, 1

main memory address 100

main memory block #: 100/4 = 25

cache set #: 25 % 32 = 25 ; cache block #: 50, 51

main memory address 256

main memory block number: 256/4 = 64

cache set #: 64 % 32 = 0 ; cache block #: 0, 1

main memory address (10 bits)

tag index offset

x x x x x x x x x x

**4-way set-associative**

main memory address 0

main memory block #: 0/4 = 0

cache set #: 0 % 16 = 0 ; cache block #: 0,1,2,3

main memory address 100

main memory block #: 100/4 = 25

cache set #: 25 % 16 = 9 ; cache block #: 36, 37, 38, 39

main memory address 256

main memory block #: 256/4 = 64

cache set #: 64 % 16 = 0; cache block #: 0,1,2,3

main memory address (10 bits)

tag index offset

x x x x x x x x x x

**8-way set-associative**

main memory address 0

main memory block #: 0/4 = 0

cache set #0 % 8 = 0 ; cache block #: 0,1,2,3,4,5,6,7

main memory address 100

main memory block #: 100/4 = 25

cache set #: 25 % 8 = 1; cache block #: 8,9,10,11,12,13,14,15

main memory address 256

main memory block #: 256/4 = 64

cache set #: 64 % 8 = 0; cache block #: 0,1,2,3,4,5,6,7

main memory address (10 bits)

tag index offset

x x x x x x x x x x

**שאלה 4** (30 נקודות)

נתונה מערכת זיכרון במעבד הפועל בתדר 500 MHz בעלת שתי רמות של זיכרון מטמון.

L1-data cache הינו direct-mapped, write-through, בגודל כולל של 8KByte וגודל בלוק של 8Byte. מניחים שחוצץ הכתיבה שלו מושלם ואין אף פעם stalls. נתון שה miss-rate הינו 15%.

L1-instruction cache הינו direct-mapped, בגודל כולל של 4KByte וגודל בלוק של 8Byte. נתון שה miss-rate הינו 2%.

L2 הינו יחיד ומשותף, 2-way set associative, write-back, בגודל כולל של 2MByte וגודל בלוק של 32 Byte. נתון שה miss-rate הינו 10%. נתון שבממוצע %50 מהבלוקים ב L2 הינם "מלוכלכים", כלומר רשום בהם מידע שאיננו כרגע בזיכרון הראשי.

הנח ש 40% מהפקודות הינן פקודות גישה לזיכרון, 60% מתוכן קריאה(LOAD) ו 40% מתוכן כתיבה(STORE) .

L1 hits אינם גורמים ל stalls. זמן גישה ל L2 הינו 20 ננו שניות. זמן גישה לזיכרון הראשי הינו 0.2 מיקרו שניה, ומרגע זה מספר מילים כרוחב ה memory bus נשלחות כל מחזור שעון. רוחב ה BUS המחבר בין L2 לזיכרון הראשי הינו 128 סיביות.

1. איזה אחוז מתוך גישות הנתונים לזיכרון מגיע לזיכרון הראשי?

* רשמו נוסחה מפורשת ולאחריה חישוב מספרי מדויק.

= (L1 miss rate) x (L2 miss rate) = 0.15 X 0.1 = 1.5%

1. חזרו על סעיף א', בהנחה שכל הפניות לכתיבה הינן L1 misses.

= (% of data ref writes) x (L2 miss rate) + (% of data ref reads) x (L1 miss rate) x (L2 miss rate) = (0.4) x (0.1) + (0.6) x (0.15) x (0.1) = 4.9%

1. כמה סיביות בכל אחד מזיכרונות המטמון משמשות לאינדקס? רשמו חישוב מפורט.

L1 Data: 8Kbyte/8Byte = 1024 blocks => 10 bits

L1 Instruction: 4Kbyte/8Byte = 512 blocks => 9 bits

L2: 2MByte/32Bytes = 64K blocks = 32K sets => 15 bits

1. מה מספר מחזורי השעון **המרבי** שעשוי להידרש בעת גישה לזיכרון הראשי?

* ראשית הסבירו בדיוק את רצף האירועים המתרחש במצב קיצוני כזה.
* רשמו במדויק את חישוב מספר מחזורי השעון.

Maximum clock cycles occurs when L1 missed first, then L2 missed, then write-back takes place.

L2 access cycles: (20 nano second) / (2 nano second) = 10 cycles

Main memory access cycles: (0.2 micro second) / (2 nano second) = 100 cycles

Since a block is 32 Bytes and memory bus is 128 bits (16 Bytes), two bus transactions of 16 Bytes each are required. The first 16 bytes takes 100 cycles, the next 16 bytes takes one cycle.

Notice that getting a new block from the memory may evict a block from L2, which is a write-back. In that case the evicted block must be written into the memory, requiring a total of L2-memory write-back 2 x (100 + 1) = 202 cycles. Summing all

L1 miss + L2 miss + write-back = 1 + 10 + 202 = 213 cycles

1. מהו מספר מחזורי השעון הממוצע בגישה לזיכרון (AMAT) כולל פקודות ונתונים ?

* רשמו בדיוק את המשוואות בהן אתם משתמשים.

The weight of instruction accesses to memory is 1/(1 + 0.4), while the weight of data accesses is 0.4/(1 + 0.4). Therefore

AMATtotal = 1/1.4 AMATinst + 0.4/1.4 AMATdata

For any 2-level cache system there is

AMAT = (L1 hit time) + (L1 miss rate) x (L2 hit time) + (L1 miss rate) x (L2 miss rate) x (main memory transfer time).

Memory transfer time must account for the average percentage of L2 dirty blocks, which for the given L2 means that 50% of the blocks must be updated in main memory upon L2 miss, yielding a factor of 1.5 multiplying (100 +1).

AMATinst = 1 + 0.02 x 10 + 0.02 x 0.1 x 1.5 x (100 + 1) = 1.503

AMATdata = 1 + 0.15 x 10 + 0.15 x 0.1 x 1.5 x (100 + 1) = 4.7725

AMATtotal = 1/1.4 x 1.503 + 0.4/1.4 x 4.7725 = 2.44

1. חזרו על סעיף ה', בהנחה שכל הפניות לכתיבה הינן L1 misses.

AMATtotal = 1/1.4 AMATinst + (0.4 x 0.6)/1.4 AMATloads + (0.4 x 0.4)/1.4 AMATstores

AMATinst unchanged

AMATloads unchanged

AMATstores = 1 + 1 x 10 + 1 x 0.1 x 1.5 x (100 + 1) = 26.15

AMATtotal = 1/1.4 x 1.503 + 0.24/1.4 x 4.7725 + 0.16/1.4 x 26.15= 4.88

