



**הפקולטה להנדסה
ארכיטקטורה של מחשבים - פתרון מקוצר
תשע"ד סמס' ב' מועד א'
83-248**

- מרצה : פרופ' שמואל וימר
- מתרגל : יוסף לונדון
- חומר עזר מותיר : מחברות/ דפים מהרצאות, תרגולים ותרגילי בית, ספריים.
- משך המבחן שלוש שעות
- סך כל הנקודות הוא 110.
- משקל השאלות השונות נתון בגוף השאלות.
- יש לנמק את כל תשובותיכם. אין צורך לפתח מחדש תוצאות שהוכחו בכיתה, אלא אם כן נאמר מפורשות לעשות כן.
- יש לשרטט דיאגרמות באופן ברור !

בהצלחה

שאלה מס' 1 (40 נק')

נתון מעבד בעל 2 רמות cache. גישה לזיכרון מרכזי לוקחת 100 מחזורי שעון.

א. מלאו ע"פ הטבלה הבאה את מספר הסיביות בשורות הירוקות:

	L1	L2
Cache DATA Size	32KB	512KB
Block Size	8 Byte	32 Byte
Associativity	4 way	Direct
Hit Time	2 cycles	35 cycles
Miss Rate	10%	2.5%
Writing scheme	Write through	Write through
Replacement scheme	LRU	-----
Tag	19	13
Index	10	14
Offset	1	3

Size - 32KB will be divided into 8 Byte words therefore $2^{15}/2^3=2^{12}$.

If it were a direct cache there would be 2^{12} lines. 4 way associative so $2^{12}/2^2=2^{10}$

we now know we have 2^{10} rows therefore 10 bits for the INDEX.

since there are 8 BYTES, equivalent to 2 32 bit words, we need 3 bits to define the OFFSET.

the remainder are the TAG therefore $32-2-10-3=19$

Size - 512KB will be divided into 32 Byte words therefore $2^{19}/2^5=2^{14}$.

If it were a direct cache there would be 2^{14} lines.

we now know we have 2^{14} rows therefore 14 bits for the INDEX.

since there are 32 BYTES, equivalent to 8 32 bit words, we need 3 bits to define the OFFSET.

the remainder are the TAG therefore $32-2-14-3=13$

ב. מהו הAMAT של כל CACHE

$$\text{Average Memory Access Time} = \text{HitTime} + \text{MissRate} * \text{MissPenalty}$$

$$AMAT_{L1} = 2 + 0.1 \cdot 35 = 5.5$$

$$AMAT_{L2} = 35 + 0.025 \cdot 100 = 37.5$$

ג. מהו הAMAT הכללי.

$$AMAT = \text{HitTime} + MR \cdot MP$$

$$AMAT = 2 + 0.1(35 + 0.025 \cdot 100) = 5.75$$

ד. ללא L2 מה היה הAMAT הכללי?

$$AMAT = 2 + 0.1 \cdot 100 = 12$$

ה. כמה סיביות נצרכות עבור L1 למקבב כתיבה לצורך שימוש בשיטת LRU כשיטת הכתיבה ?
רשום קידוד לדוגמא שיבטא את השיטה הנ"ל עבור הACHE הנקרא L1. בכל כתיבה, כמה ביטים סה"כ נצטרך לעדכן ?

4 way associative therefore 2 bits needed. For example 'last used'=00,
'penultimate(second to last)' =01 etc..

all the bits in their write procedure field must be redone when writing a new word to
the cache or when accessing one. We must keep proper track of the order.

מפתח בעיות בBITS הקיימים להוסיף עוד 2 רמות לCACHE הנקרא :

	L3	L4
Cache DATA Size	512KB	512KB
Block Size	4 Byte	4 Byte
Associativity	Direct	Direct
Hit Time	???	???
Miss Rate	5%	10%
Writing scheme	Write through	Write through
Replacement scheme	Always replace	Always replace
Tag	13	13
Index	17	17
Offset	----	----

ו. השלימו השדות החסרים (כמו בסעיף א').

Size - 512KB will be divided into 4 Byte words therefore $2^{19}/2^2=2^{17}$.

If it were a direct cache there would be 2^{17} lines.

we now know we have 2^{17} rows therefore 17 bits for the INDEX.
since there are 4 BYTES, equivalent to 1 32 bit words, we need 0 bits to define the
OFFSET.

the remainder are the TAG therefore $32-2-17=13$

ז. נתנו כי לאחד זמן גישה של 100 ממחזירים ולשני של 35. למי איזה? הסבירו למה.

The faster cache will be the one closer to the lower levels, therefore L3 access time will
be 35 cycles (like L2) and L4 will have an access time of 100 cycles.

ח. הניחו כי בסעיף הקודם חלה טעות וכי אחד מזמן הגישה ציריך תיקון פי 80%. איזה מהם ולמה
לדעתכם?

There is no reason to add an entire cache system that is just as slow as the access time
to the main memory, there is nothing to be gained yet much to lose (real estate on the
cycles.80chip). Therefore, L4 access time is reduced to

ט. מתוך מה שלמדתם בקורס, איזה תcona של זכרון מנצלת L3 ואיזה תcona של זכרון מנצלת L2?

Temporal locality (L3) vs spatial locality (L2)

י. מהו AMAT הcoil החדש? האם יש שיפור בBITS למחשב? הצביעו שיפור אפשרי אחר במקום
4 רמות CACHE. מותר לכם לשנות נתונים BITS קיימים אך תצטרכו להסביר כיצד.

$$AMAT = HitTime + MR \cdot MP$$

$$AMAT = 2 + 0.1(35 + 0.025 \cdot (35 + 0.05 \cdot (80 + 0.1 \cdot 100))) = 5.59$$

As we can see, the improvement was small. It can be seen as well that the 4th cache made almost no impact whatsoever. By letting go of the 4th cache and enlarging the third, we may be able to diminish the miss rate of the third and thus improve the average miss access time.

שאלה מס' 2 (30 נק')

נתונה מכונת ה MIPS שלහלן. מתרבצע קטע הקוד הבא:

```
lw $s0, 24($t3)
sub $t4, $s0, $t5
add $t6, $t7, $t1
sw $t4, 20($t7)
add $t8, $t2, $t6
```

במהמשכו הוכנסה סדרה של חמיש פקודות NOP.

א. אילו אוגרים נקראים ואילו אוגרים נכתבים במחזור שעון 7, 6, 5, 4, 3 ? יש לציין את שמות האוגרים הנכתבים והנקראים לחוד (ציינו ההבדל בין קרייה לכתיבה מבחינת דגימות מידע ובאייה מחזור), ולכל מחזור לחוד. כמו כן – במידה יש FORWARDING, ציינו מתי קורה כל חלק בFORWARDING וציינו מי מעבר לאן.

מחזור שעון שלישי: הפקודה השנייה (\$t4, \$s0, \$t5 sub) נמצאת בשלב ID, על כן נקראים רגיסטרים \$t5 ו-\$s0. במחזור שעון זה אין פקודה בשלב WB ולא נכתב מידע באך רגיסטר.

מחזור שעון רביעי: הפקודה השנייה (\$t4, \$s0, \$t5) תלויה בפקודה שלפנייה ב LOAD HAZARD ולכן יכנס NOP. על כן נקראים רגיסטרים \$t5 ו-\$s0 שוב. במחזור שעון זה אין פקודה בשלב WB ולא נכתב מידע באך רגיסטר.

מחזור שעון חמישי: הפקודה (add \$t6, \$t7, \$t1) נמצאת בשלב ID, על כן נקראים רגיסטרים \$t1 ו-\$t7. במחזור שעון זה גם מועבר מידע מיחידת FORWARDING לגבי רגיסטר 0\$ לשיחת החישוב (ALU) לצורך הפקודה השנייה. במחזור שעון זה הפקודה הראשונה נמצאת בשלב ה-WB ועל כן נכתב רגיסטר 0\$ (בעלית שעון הבא המידע ידגם).

מחזור שעון שישי: הפקודה (sw \$t4, 20(\$t7)) נמצאת בשלב ID, על כן נקרא רגיסטר \$t7.

מחזור שיען שביעי: הפקודה (add \$t8, \$t2, \$t6) בשלב ID, על כן נקראים רגיסטרים \$t2 ו-\$t6 הריגיסטר הנכתב הוא \$t4. נשים לב שיש כאן FORWARDING משלב ה WB של פקודה 2 לשלב EX של פקודה 4.

ב. מה מבצעת יחידת ה FORWARDING במחזור 8? אלו רגיסטרים נקראים ואלו נכתבם? במידה ומתבצעות השוואות כלשהן, צין מהן.

מחזור שיען שניי: הפקודה NOP בשלב ID, על כן נקרא רגיסטר האפס. הריגיסטר הנכתב הוא \$t6. נשים לב שיש כאן FORWARDING משלב ה WB של פקודה 3 לשלב EX של פקודה 5 כיוון שריגיסטרו \$t6 צריך להיות מעודכן.

יחידת ה FORWARDING בודקת אם הריגיסטרים הנקראים בפקודה add \$t8, \$t2, \$t6 מעודכנים. מכיוון שמדובר ב- pipelined MIPS יתכן שאחת או שתי הפקודות הקודומות אמורות לשנות את ערך הריגיסטרים הנקראים, אך עד לא הספיקה לכתוב את הערך החדש ב- register file. לכן יש להשוות את 2 כתובות הריגיסטרים הנקראים לכתוות הריגיסטרים הנכתבים ב-2 הפקודות הקודומות. יחידת ה FORWARDING שולטת על הכניסות ל- ALU ומבודדת שהערך העדכני של הריגיסטרים הוא הערך בו השתמש בחישוב.

ההשוואות הינן:


none=2 ?

none=6 ?

6=2 ?

6=6 ?

	stages	IF	ID	EX	MEM	WB
cycles	1	lw(1)	----	----	----	----
	2	sub(2)	lw(1)	----	----	----
	3	add(3)	sub(2)	lw(1)	----	----
	4	add(3)	sub(2)	NOP	lw(1)	----
	5	sw(4)	add(3)	sub(2)	NOP	lw(1)
	6	add(5)	sw(4)	add(3)	sub(2)	NOP
	7	NOP	add(5)	sw(4)	add(3)	sub(2)
	8	NOP	NOP	add(5)	sw(4)	add(3)



שאלה מס' 3 (40 נק')

למעבד MIPS פקודת branch sub equal חדשה single cycle分支子减等价语法如下：

bsq \$rs, \$rt, \$rd, target

פקודה זו קופצת ל target 地址并更新目标寄存器 rd 的值：

$\$rd = \$rs - \$rt$

- א. איזה סוג פקודת יכולה להכיל פקודת כזו עם חci מעת שינוי מבנה (לא ערכיהם) שודות הפקודה? RTYPE, JTYPE, ITYPE?

סוג הפקודה היא RTYPE מכיוון שיש כאן קבלה של 3 רגיסטרים כאופרנדים והפקודות האחרות אין בינויים לזה. נתבקשתם לא לשנות את מבנה השדות ولكن זו התשובה הנכונה.

- ב. אילו שדות צרכים שינוי כדי לקלם פקודת שכזו? לאיזה מרחוק בזיכרון ממיקומו הנוכחי של הPC ניתן לקפוץ? הסבירו בפרטוט.

השדה היחיד שפנוי לשינוי (אחזקת מידע) הוא שדה shift שבסמוך לבצע את הפעולה הנ"ל ננצלה לתת אינדיקציה לעיד קפיצה. מספר הסיביות הוא 5 וכך זה יגיד לנו את גודל הקפיצה האפשרי. ככלומר (shift field) $pc + 4 * 4^1$ כאשר השדה הנ"ל יכול להכיל כתובות -2^{n-1} – $2^n - 1$: (1) כלומר מספרים הנעים מ 16:15 – שורות זכרון ואם נכפיל ב 4 (כי יש לנו הכפלת כזאת תמיד כי מדובר בבתים כשלוקפים בזיכרון הפקודות) אז 60:64 – בתים.

כמובן שנצטרך לשנות גם את שדה opcode (ולכן יתקבלו כאן גם תשיבות אחרות מאשר jump) או להשתמש באינדיקטור נוסף מtower שדה function שלא בשימוש במקרה שהבקר יצא אינדיקציה להדליך את אפשרות הקפיצה ככלומר את הקומן jump. ולכן התשובות כאן מגוונות.

ג. אלו שינויים ליחידות ארכיטקטורת נצרכות (אם תוספות נחשב שינוי) ואו ליחידות אחרת הקיימות (כגון REGISTER FILE, הזכרן וכדו') כדי למש את הפקודה. ד"קן והסבירו לפרוטרוט מה הוסףם למערכת הקיימת (כולל בוררים שערם וכדו').

כאן נדגים את האפשרות של func fun שלא בשימוש בALU (במידה והכל בשימוש נctrkr פתרן אחר כמו עם opcode חדש) שמשנה את הפעולה של הALU לעשות חיסור כמו גם מוציא קן בקרה ממשoon במקרה שהfunc func קיבלנו בכך להדיל את שדה הBRANCH או לחילופין (כמו שנראה) אלטרנטיביה ל-BRANCH.

השיטה שיציגתי היא בניית מעגל בקרה חיצוני בעצמם. הנקודות החשובות ביותר להבין כאן היא הצורך בפורט נוסף וחישוב אחר חישוב (עד מרכיב חישובית).


הוסףנו פорт שלישי לקריאה כי אין זה וכן וכך קוראים מ3 רגיסטרים וכפי שאמרנו בכיתה לא ניתן לעשות זאת כרגע בsingle cycle.

כמו כן הוסףנו גם בוררים (left shift ו-sign extension sig) כדי שלא יתקח את הסיביות שהוא מהווים לפקודת immediate.

ד. צייר על התרשימים של mips single cycle לשים שינוי לביצוע כדי לקיים את הפקודה כפי שעניתם בסעיפים הקודמים. הסבירו.

נשים לב שנארכו המונ שינויים! הוסףנו משoon בין תוצאה ה-SU(חישוב) לבין הרגייסטר השלישי. הוסףנו קן בקרה בכך שלא יפריע לפעולות תקינה של פקודות אחרות, שיוצאת ממאל הבקלה שבנינו. תשובות אחרות שיתקבלו יכולם להיות מסגנון של הוסף מצב לopcode.

Single Cycle MIPS:



ה. כיצד ישפיעו השינויים שבניתם מבחינת CLOCKCYCLE של המערכת?

מכיוון שיש לנו מסלול נתונים ארוך יותר – בגלל שיש לנו שלב חישוב נוסף אחרי שלב החישוב שהיה לפקודות RTYPE רגילות – זמן המעבר במערכת גדול ולכן זמן המחזור גדול וקצב השעון ירד. יש לבדוק האם הוא ארוך יותר מאשר לזכרון. במידה ולא – הרि מקצב השעון לא משתנה.