|  |  |  |
| --- | --- | --- |
| **BAR-ILAN UNIVERSITY (RA)**  Faculty of Engineering  Ramat-Gan 52900, Israel | **Tel: 03-5317722**  **engbi@mail.biu.ac.il** | **אוניברסיטת בר-אילן (ע"ר)**  הפקולטה להנדסה  רמת-גן 52900 |

**מבנה מחשבים ספרתיים**

**תשפ"א סמסטר ב' מועד א'**

**83-301**

**מרצה:** פרופ' שמואל וימר

**מתרגל:** מר בנימין פרנקל

* **יש לקרוא היטב את ההוראות.**
* **חובה לענות על כל השאלות.**
* **ציון מקסימלי בבחינה: 100 נקודות.**
* **יש לנמק את כל תשובותיכם**.
* יש להקפיד על כתב יד קריא!
* יש לרשום תשובות בתוך הטבלאות המצורפות במקום שנדרש.
* **חומר עזר מותר בשימוש**: כל חומר עזר מודפס ומחשבון.
* **משך הבחינה:** שלוש שעות.
* **יש לצרף את שאלוני הבחינה למחברת!**

**בהצלחה!**

**שאלה מספר 1 – Multithreading (60 נקודות)**

בשאלה זו נבחן ביצועים של מעבד multithreaded.

המעבד הינו וריאנט של in-order pipelined MIPS בעל 5 שלבים:

* Fetch – בכל מחזור שעון מתבצע fetch עבור פקודה בודדת.
* Decode – בכל מחזור שעון מתבצע decode ו- issue עבור פקודה בודדת. אם לא ניתן לנפק את הפקודה בגלל data dependencies המעבד יושהה (stall).
* Execution – של ה- EX לוקח מחזור שעון בודד לכל סוגי הפקודות. Branch Resolution מתבצע בשלב ה- EX.
* Memory – המעבד עובד ללא זיכרון מטמון. כל גישה לזיכרון לוקחת 3 מחזורי שעון. יחידת הזיכרון הינה non-blocking, כלומר, לאחר ניפוק פקודת memory המעבד יכול להמשיך בביצוע התוכנית עד שיגיע לפקודה שתלויה בערך המיוצר על-ידי פקודת הזיכרון.
* Write-Back – זהה ל- MIPS המקורי. כתיבה בשלב ה- WB לוקחת מחזור שלם (אין חלוקה של ID ו- WB לשני חצאי מחזורים).
* המעבד מממש forwarding מלא, כלומר, ניתן להשתמש בערכים כבר במחזור השעון הבא אחרי זה שבו הערכים נוצרו.

המעבד תומך ב- fine grain multithreading של עד N חוטים (threads). בכל מחזור שעון מתבצע fetch עבור thread שונה, בצורה מחזורית (round-robin). ה- threads השונים משתמשים בעותק של הרגיסטרים ובכללם רגיסטר ה- PC (program counter).

אנו נבחן את ביצועי המעבד בעזרת ה- benchmark הבא, אשר עובר על אברי רשימה מקושרת ובודק האם מספר האברים השליליים גדול ממספר האברים הלא-שליליים. כאשר יש מספר threads במערכת, ירוץ כל thread על **רשימה נפרדת**.

struct node {

Int data;

node\* next\_ptr;

}

Int AreMostElementsNegative (node \*list\_head);

הפונקציה AreMostElementsNegative מתורגמת לקוד האסמבלי הבא:

; R1 contains a pointer to the head of the list

; R2 and R6 are initialized to zero

|  |  |  |  |
| --- | --- | --- | --- |
| 1 | Loop: | lw R4, 0(R1) | ; R4 := data |
| 2 |  | lw R3, 4(R1) | ; R3 := next\_ptr |
| 3 |  | slt R5, R4, R0 | ; check if (data<0) |
| 4 |  | bez R5, NonNeg |  |
| 5 |  | addi R2, R2, 1 |  |
| 6 |  | jmp Next |  |
| 7 | NonNeg: | subi R2, R2, 1 |  |
| 8 |  | addi R6, R6, 1 |  |
| 9 | Next: | add R1, R0, R3 | ; R1 := R3, i.e., set R1 to next node |
| 10 |  | bnez R1, Loop | ; continue to loop until R1 == NULL |

1. (5 נקודות) על ערכו של איזה רגיסטר צריך להסתכל בסוף ריצת התוכנית כדי לדעת האם רוב האיברים ברשימה המקושרת הם שליליים? מה יהיה ערכו של רגיסטר זה אם אכן רוב האיברים ברשימה הם שליליים?

צריך להסתכל על ערכו של R2: אם רוב האיברים ברשימה הם שליליים אזי ערכו של R2 יהיה גדול מאפס.

* + בסעיפים ב' וג' נניח כי קיים branch predictor אידיאלי.

1. (12 נקודות) כמה מחזורי שעון דרושים לשם ביצוע איטרציה אחת של הלולאה במצב יציב, כאשר קיים tread יחיד במערכת? השתמשו בטבלה המצורפת לתיאור איטרציה שלמה (מרגע כניסת פקודה מספר 1 ועד לסיום פקודה מספר 10). פרטו את כל הקידומים ואת הסיבות לכל stall (אם ישנם).

ראו טבלה מצורפת. פקודה מספר 3 תלויה בפקודה מספר 1 דרך רגיסטר R4, ולכן, יש צורך בשני מחזורי stall (משום שגישה לזיכרון אורכת 3 מחזורי שעון). בסה"כ, ביצוע איטרציה אחת של הלולאה דורשת 14 מחזורי שעון. הפתרון הניח שהאיבר הנוכחי ברשימה המקושרת הוא שלילי. כמובן, שמתקבלת גם ההנחה שהאיבר חיובי (מספר מחזורי השעון הדרושים לא תלוי בהנחה זו).

1. (10 נקודות) אם נסמן את ה- latency של יחידת ה- Mem ב- k (לדוגמא, בסעיף הקודם עבדנו עם k=3), מהו המספר המינימלי של threads אשר יאפשר למעבד לעבוד בניצולת מלאה (כלומר, ללא מחזורי stall כלל)? בטאו את תשובתכם כפונקציה של k.

הערך של R4 מוכן בחזור ה- , ולכן, פקודה מספר 3 יכולה להיכנס לשלב ה- EX במחזור שעון ה- . על מנת שלא יהיו מחזורי stall בכלל, פקודה מספר 3 צריכה להיכנס ל- pipe במחזור שעון ה- לכל המוקדם.

בהינתן N חוטים (threads) פקודה 3 של החוט הראשון תכנס ל- pipe במחזור שעון ה- . לכן נדרוש: , ולכן:

בהקשר של תוכנית כללית, המצב הבעייתי ביותר מבחינת thread מסוים הוא כאשר פקודת ALU מגיעה מיד לאחר פקודת lw וממתינה לערך הנטען מהזיכרון, לדוגמא:

|  |
| --- |
| lw R3, 0(R1) |
| add R5, R3, R3 |

במקרה שכזה, יש צורך ב- חוטים שונים על מנת להגיע לניצולת מלאה.

* + כעת, נניח כי במעבד קיים 1-bit branch predictor **יחיד** אליו ניגשים לפי כתובת ה- PC בשלב ה- IF. ה- BTB מתעדכן בסוף שלב ה- EX. הניחו כי אין penalty על פקודות jump (חיזוי אידיאלי עבור פקודות jump).

ה- benchmark מורכב משתי רשימות מקושרות בעלות M איברים כל אחת. כל אברי הרשימה listA הינם שליליים, וכל אברי הרשימה listB הינם חיוביים. על כל אחת מהרשימות מופעלת הפונקציה AreMostElementsNegative.

Res1 = AreMostElementsNegative (listA);

Res2 = AreMostElementsNegative (listB);

1. (12 נקודות) מהו הזמן הדרוש לביצוע ה- benchmark כאשר thread בודד מבצע את התוכנית כולה (תחילה ה- thread מבצע את הפונקציה על listA ואח"כ הוא מבצע אותה על listB)? הניחו כי פקודות 4 ו- 10 אינן ממופות לאותו entry ב- BTB, וכי בתחילת הריצה ה- BTB מכיל חיזוי taken עבור שתי הפקודות הנ"ל.

יש לזהות את מספר ה- miss predictions שיהיו במהלך התוכנית:

עבור פקודה 4 יהיו שני חיזויים שגויים: אחד באיטרציה הראשונה של listA (החיזוי יהיה taken), ואחד באיטרציה הראשונה של listB (החיזוי יהיה not-taken).

עבור פקודה 10 יהיו 3 חיזויים שגויים: אחד באיטרציה האחרונה של listA (החיזוי יהיה taken), אחד באיטרציה הראשונה של listB (החיזוי יהיה not-taken), והאחרון באיטרציה האחרונה של listB (החיזוי יהיה taken).

Miss prediction penalty במעבד הוא 2 מחזורי שעון.

כמו-כן, יש לשים לב כי איטרציה חדשה של הלולאה מתחילה לפני שהאיטרציה הקודמת מסתיימת (כלומר, לפני שפקודה 10 יוצאת מה- pipe), ולכן, זמן הביצוע של ה- benchmark כולו הינו:

1. (12 נקודות) כעת פוצלה התוכנית לשני threads: thread אחד מפעיל את הפונקציה על listA, וה- thread השני מפעיל את הפונקציה על listB. שני ה- threads מופעלים בו-זמנית, כך שמחזור השעון הראשון מוקצה ל- thread הראשון, מחזור השעון השני מוקצה ל- thread השני וחוזר חלילה. הניחו כי בתחילת הריצה ה- BTB מכיל חיזוי taken עבור פקודות 4 ו- 10.
   * 1. תארו בטבלה המצורפת את האיטרציה הראשונה של התוכנית, מרגע כניסת פקודה 1 של threadA ועד לסיום פקודה 10 של threadB. ציינו את כל הקידומים ואת הסיבות כל stall (אם ישנם). ברישום בטבלה הבדילו בין הפקודות של threadA לבין הפקודות של threadB על-ידי סימון כוכבית ליד מספר הפקודה של threadB, לדוגמא:   
        פקודה מספר אחת של threadA תצוין בטבלה כך: **1**  
        פקודה מספר אחת של threadB תצוין בטבלה כך: **\*1**

ראו בטבלה המצורפת.

* + 1. מהו הזמן הדרוש לביצוע ה- benchmark כולו?

שימו-לב, שה- predictor חוזה באופן שגוי את כל הקפיצות בפקודה 4 (עבור שני ה- threads):

החיזוי הראשוני taken שגוי עבור threadA. ה- BTB מתעדכן בסוף שלב ה- EX, ולכן, בסוף מחזור שעון מספר 9 מעודכן החיזוי של פקודה 4 ל- not taken. הדבר מוביל לחיזוי שגוי גם עבור threadB. במחזור שעון מספר 10 יעודכן ה- BTB חזרה ל- taken, וכעת חזרנו למצב ההתחלתי. מכאן, שכל איטרציה תחזה באופן שגוי את הקפיצה עבור שני ה- threads.

בנוסף, יהיו לנו חיזוי שגוי אחד עבור פקודה מספר 10 באיטרציה האחרונה (עבור threadA בלבד). על חיזוי שגוי נאבד מחזור שעון אחד (ה- Miss prediction penalty של המעבד כאשר ישנם שני threads הוא מחזור שעון אחד), ולכן, יש להוסיף עוד מחזור שעון.


בדומה לסעיף הקודם, יש לשים לב שאיטרציה חדשה מתחילה לפני שהאיטרציה הקודמת נגמרת, לכן, זמן ביצוע ה- benchmark כולו הינו:

1. (9 נקודות) הסעיף הקודם חושף בעיה במיקרו-ארכיטקטורה הנתונה. אפיינו בעיה זו והציעו שינוי מיקרו-ארכיטקטוני אשר יפתור את הבעיה. הסבירו בקצרה את המימוש. מהי עלותו ביחס למימוש הנוכחי כתלות במספר ה- threads בהם תומך המעבד (N)? נדרשת תשובה איכותית בלבד.

הבעיה נוגעת ל- branch predictor אשר מכיל חיזוי משותף לשני ה- threads. יש להפריד בין החיזויים של כל אחד מה- threads, כאשר הדרך הפשוטה ביותר לעשות זאת היא ע"י הוספה של  *סיביות לזיהוי ה-* thread *עבור כל כניסה ב-* BTB*.*

**שאלה מספר 2 – Virtual Memory (60 נקודות)**

נתון מעבד בעל מבנה דפדוף היררכי בעל ארבע היררכיות (4-level paging) התומך בדפים בגודל יחיד. מבנה הכתובת הווירטואלית הינו:



גודל כל כניסה (entry) בטבלת הדפים הוא 8 בתים, בכל אחת מהרמות.

גודל כל טבלה שונה מרמה לרמה, באופן הבא:

* + גודל טבלת הוא כגודל דף
* גודל טבלת  גדול פי 4 מגודל טבלת
* גודל טבלת גדול פי 4 מגודל טבלת
* גודל טבלת גדול פי 4 מגודל טבלת

לא קיים TLB במערכת. כמו-כן, לא קיים data cache במערכת.

1. (8 נקודות) מהו ערכם של A, B, C, D ?

לפי הנתונים מתקיים:

גודל ה- page offset הוא 16 סיביות, ומכאן:

נתון שגודל הכניסות בכל טבלה הן , ולכן:

היות ו- לכן נדרשות 7 סיביות בשביל שדה ה- , ולכן:

היות ו- לכן נדרשות 9 סיביות בשביל שדה ה- , ולכן:

היות ו- לכן נדרשות 11 סיביות בשביל שדה ה- , ולכן:

היות ו- לכן נדרשות 13 סיביות בשביל שדה ה- , ולכן:

* המעבד מריץ את קטע הקוד הבא:

int s = 0 , i ;

for ( i = 0 ; i < ; i++ )

s+= arr[i\*] ;

המשתנה arr מצביע על מערך מסוג int שנמצא בזיכרון.

המשתנים s, i וכן המצביע arr מאוחסנים ברגיסטרים.

משתנה מסוג int תופס 4 בתים בזיכרון והוא מיושר (aligned).

המערך arr מתחיל בכתובת 0 וכולו יושב בצורה רציפה בזיכרון.

1. (8 נקודות) בכמה טבלאות תרגום שונות (מכל רמות ההיררכיה) יש שימוש במהלך ריצת קטע הקוד?

התוכנית עוברת על מרחב כתובות בתחום:

ומכאן שהסיבית הכי גבוהה שמשתנה היא סיבית מספר 35 (נמצאת בתוך שדה ה- PDP). היות והגישות לזיכרון נעשות בקפיצות של , הרי שהסיבית הכי נמוכה שמשתנה היא סיבית מספר 14 (נמצאת בתוך שדה ה- ). מכאן שרק השדות , , ו- משתנים.

טבלת הינה יחידה (בהגדרה).

שדה ה- איננו משתנה 🡨 טבלת יחידה.

בשדה ה- משתנות 4 סיביות [35:32] 🡨 יש שימוש ב- 16 טבלאות .

שדה ה- מקבל את כל הערכים (512 ערכים) ושדה ה- מקבלים 16 ערכים 🡨 יש שימוש ב- 8192 טבלאות שונות.

בסה"כ, במהלך ריצת קטע הקוד יש שימוש ב- 8210 טבלאות תרגום שונות.

1. (6 נקודות) כמה גישות לזיכרון לצורך קריאת טבלאות התרגום בלבד (מכל רמות ההיררכיה) יש במהלך ריצת הקוד?

נזכור שאין TLB, וגם אין data cache. לכן, כל גישה לזיכרון בקוד דורשת 4 גישות **נוספות** בשביל התרגום. במהלך ריצת התוכנית ישנם גישות לזיכרון מהקוד, ולכן תהינה גישות בשביל התרגום.

* על מנת לחסוך במספר הגישות לזיכרון, מוסיפים את ה- caches הבאים:

entries cache – בעל 4 כניסות, fully associative

entries cache – בעל 4 כניסות, fully associative

entries cache – בעל 4 כניסות, fully associative

שלושת ה- caches הללו מכונים translation caches, ומטרתם לחסוך גישות לזיכרון לצורך הבאת תרגומים של ההיררכיות המתאימות. חשוב להבדיל בין ה- translation caches הללו לבין ה- TLB: בעוד שה- TLB נותן את התוצאה הסופית של מנגנון התרגום, דהיינו, את הכתובת הפיזית של הדף המבוקש, הרי שה- translation caches נותנים תוצאות ביניים בלבד (מצביעים לכתובת של תחילת הטבלה בהיררכיה הבאה).

שימו-לב כי עדיין אין TLB (עבור ה- entries ). ניתן להניח כי ה- translation caches שנוספו הינם ריקים לפני תחילת ריצת הקוד.

1. (7 נקודות) כמה גישות לזיכרון הראשי לצורך קריאת טבלאות התרגום בלבד (מכל רמות ההיררכיה) ישנן במהלך ריצת הקוד?

שדה ה- הינו קבוע 🡨 גישה אחת בשביל שהרשומה תהיה ב- cache.

שדה ה- מקבל 16 ערכים שונים, כאשר כל הבקשות לאותה רשומה ב- הן ברצף (לוקאליות בזמן), ולכן די בגישה אחת לזיכרון לכל ערך בשדה ה- 🡨 16 גישות.

שדה ה- מקבל ערכים שונים, כאשר כל הבקשות לאותה רשומה ב- הן ברצף (לוקאליות בזמן), ולכן די בגישה אחת לזיכרון לכל ערך בשדה ה- 🡨 גישות.

אין cache עבור ה- entries של , ולכן יש צורך בגישה לזיכרון עבור כל גישה בקוד 🡨 גישות.

בסה"כ במהלך ריצת הקוד תהינה  *גישות לזיכרון בשביל התרגום.*

* מעוניינים לשנות את מבנה הדפדוף ההיררכי, ולהפוך את גדלי הטבלאות כך ש:

גודל כל כניסה בטבלת הדפים הוא 8 בתים, בכל אחת מהרמות (כמו קודם).

גודל כל טבלה שונה מרמה לרמה, באופן הבא:

* + גודל טבלת הוא כגודל דף (גודל הדף לא השתנה)
  + גודל טבלת גדול פי 4 מגודל טבלת
  + גודל טבלת גדול פי 4 מגודל טבלת
  + גודל טבלת גדול פי 4 מגודל טבלת

1. (8 נקודות) עבור תהליך שניגש למרחב זיכרון וירטואלי רציף של בתים, איזו מבין האפשרויות עדיפה מבחינת גודל הזיכרון שדורשות טבלאות התרגום? הסבירו את תשובתכם.

בשתי האפשרויות הדפים הם באותו גודל, ולכן יש צורך בתרגום עבור אותו מספר של דפים. מכאן שמספר ה- entries הכולל של כל ה- זהה בשתי האפשרויות. היות ובאפשרות השנייה גודל טבלת הוא גדול יותר, הרי שישנן פחות טבלאות באפשרות השנייה, ומכאן שצריך פחות טבלאות בשאר ההיררכיות. נעשה את החישוב:

באפשרות החדשה עדיין מתקיים:

אבל עכשיו:

עבור האפשרות הראשונה:

מספר טבלאות ה- שניגשים אליהם הוא:

מספר טבלאות ה- שניגשים אליהם הוא:

בנוסף, ניגשים לטבלת אחת וכן לטבלת אחת

סה"כ זיכרון:

עבור האפשרות השנייה:

מספר טבלאות ה- שניגשים אליהם הוא:

בנוסף, ניגשים לטבלת אחת, לטבלת אחת וכן לטבלת אחת

סה"כ זיכרון:

*ההפרש בין הקצאת הזיכרון לטבלאות הוא:*

*כל זה בהנחה שהזיכרון מיושר לתחילת כל טבלה. מה קורה אם הזיכרון לא מיושר? לכל היותר נקבל עוד טבלה מכל היררכיה:*

*ולכן, עדיין עדיפה האפשרות השנייה.*

הערה: שימו-לב כי ההפרש בין גודל הטבלאות של שתי האפשרויות זניח לעומת גודל הטבלאות , ועל אחת כמה וכמה שהוא זניח לעומת גודל הזיכרון

* נתון מעבד אחר, בעל מרחב כתובות ווירטואלי של סיביות, רוחב מילה וזיכרון פיזי , וכן נתון כי רזולוציית המיעון היאper-byte .   
  במעבד קיים  בגודל . גודלו של בלוק הוא וזיכרון המטמון הינו physically tagged. נתון שגודל frame הינו .

1. (7 נקודות) כמה סיביות דרושות כדי לגשת אל ה- cache הנ"ל (index + offset)?

גודל בלוק הוא 16B, ולכן יש צורך ב- 4 סיביות בשביל offset [3:0].

מספר הבלוקים ב- cache הינו:

*היות ומדובר ב- הרי שמספר ה-* sets *ב-* cache *הינו:*

*לכן, יש צורך ב- 10 סיביות בשביל שדה ה-* index *[13:4].*

בסה"כ יש צורך ב- סיביות כדי לגשת אל ה- cache המתואר בשאלה.

* במעבד זה, קיים גם TLB. רוצים לגשת ל- TLB במקביל לגישה אל ה- cache, ולבצע השוואה של ה- tags בסוף הגישה המקבילית. היות ואין מספיק סיביות ב- page-offset על מנת לגשת את ה- cache, הוחלט להשתמש ב- LSBs של ה-Virtual Page Number (VPN) כדי להשלים את הסיביות החסרות.

1. (8 נקודות) מהו גודל ה- tag שיש לשמור ב- cache על מנת לוודא שהבלוק שמצאנו ב- cache הוא אכן הבלוק המבוקש?

גודל הזיכרון הפיזי הוא , ולכן גודל הכתובת הפיזית הוא 32 סיביות. כמו-כן, גודל frame הינו , ולכן, גודל ה- page-offset הינו 12 סיביות.

לכן, גודל שדה ה- PFN הינו: .

על מנת לגשת אל ה- cache יש צורך ב- 14 סיביות, ואילו גודל ה- page-offset הוא 12 סיביות בלבד. לכן, השתמשנו בשתי סיביות ה- LSBs מתוך ה- VPN (סיביות מספר 12 ו- 13 של הכתובת הווירטואלית). שימו-לב, כי למרות שהשתמשנו כבר בסיביות 12 ו- 13 מהכתובת הווירטואלית כדי לגשת אל ה- cache, סיביות 12 ו- 13 של הכתובת הפיזית יכולות להיות שונות (לאחר התרגום), ולכן יש צורך להשתמש בכל ה- PFN בשביל לבצע זיהוי וודאי של הבלוק המבוקש. לכן, גודל ה- tag שיש לשמור ב- cache הוא 20 סיביות, שהן סיביות [31:12] של הכתובת הפיזית.

1. (8 נקודות) למרות השוואת ה- tags כפי שנקבע בסעיף הקודם, עדיין יכולה להיווצר בעיה במערכת הזיכרון עקב השימוש בסיביות מה- VPN לצורך גישה ל- cache. תארו את הבעיה והציעו פתרון.

הבעיה: אם יש מצב שבו שני דפים וירטואליים שונים ממופים לאותו דף פיזי (הדבר אפשרי), ושני הדפים הווירטואליים שונים בשתי הסיביות ה- LSBs של ה- VPN שלהם, אזי כאשר רוצים לגשת לכתובת מסוימת, וניגשים אל ה- cache כדי לחפש את הבלוק המבוקש בעזרת סיביות וירטואליות, הרי שאנחנו עלולים לקבל שני עותקים של אותו בלוק בשני סטים שונים ב- cache. בעיה זו נקראת synonym problem. מלבד הפגיעה בנצילות של ה- cache, ישנה בעיה חמורה יותר, שהרי אם תוכנית אחת תפנה לבלוק כדי לכתוב בו ערך אחד ותוכנית שנייה תפנה לבלוק כדי לכתוב בו ערך אחר, הרי שיש לנו באותו cache שני עותקים של אותו הבלוק, אך העותקים הם בעלי ערכים שונים!

קיימים כמה פתרונות לבעיה זו. אחד הפתרונות הפשוטים הוא שכאשר רוצים להביא בלוק אל ה- cache מבצעים קודם בדיקה ב- 4 סטים במקביל כדי לוודא שאין שם עותק נוסף של אותו הבלוק (בדיקה נעשית ע"י השוואת tags), ואם ישנו עותק כזה, יש למחוק אותו מה- cache לפני שמביאים את העותק אל הסט המתאים. באופן זה, מונעים מציאות של שני עותקים של אותו בלוק בסטים שונים ב- cache.

בעיה דומה קיימת גם כאשר מבצעים snooping, עושים זאת בעזרת כתובת פיזית. היות ושתי הסיביות ה- MSBs של האינדקס הן וירטואליות, הרי שכל כתובת פיזית יכולה להיות ממופה ל- 4 סטים שונים ב- cache, כתלות בדף הווירטואלי שממפה לאותו דף פיזי. לכן, צריך לבצע snooping במקביל לארבעה סטים, ובכל סט לארבעה בלוקים.

**טבלת עזר לשאלה מספר 1 סעיף ב'**

|  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- |
| **Remarks** | **WB** | **MEM** | **EX** | **ID** | **IF** | **#CC** |
|  |  |  |  |  | **1** | **1** |
|  |  |  |  | **1** | **2** | **2** |
|  |  |  | **1** | **2** | **3** | **3** |
|  |  | **1** | **2** | **3** | **4** | **4** |
|  | **1** | **2** | **-** | **3** | **4** | **5** |
| R4 is ready (from instr 1) | **2** | **-** | **-** | **3** | **4** | **6** |
| instruction 3 progress to EX | **-** | **-** | **3** | **4** | **5** | **7** |
| FW of R5 from inst 3 to inst 4 | **-** | **3** | **4** | **5** | **6** | **8** |
|  | **3** | **4** | **5** | **6** | **9** | **9** |
|  | **4** | **5** | **6** | **9** | **10** | **10** |
|  | **5** | **6** | **9** | **10** | **1** | **11** |
| FW of R1 from inst 9 to inst 10 | **6** | **9** | **10** | **1** | **2** | **12** |
| FW of R1 from inst 9 to inst 1 | **9** | **10** | **1** | **2** | **3** | **13** |
|  | **10** | **1** | **2** | **3** | **4** | **14** |
|  |  |  |  |  |  | **15** |
|  |  |  |  |  |  | **16** |
|  |  |  |  |  |  | **17** |
|  |  |  |  |  |  | **18** |
|  |  |  |  |  |  | **19** |
|  |  |  |  |  |  | **20** |
|  |  |  |  |  |  | **21** |
|  |  |  |  |  |  | **22** |
|  |  |  |  |  |  | **23** |
|  |  |  |  |  |  | **24** |
|  |  |  |  |  |  | **25** |
|  |  |  |  |  |  | **26** |
|  |  |  |  |  |  | **27** |
|  |  |  |  |  |  | **28** |
|  |  |  |  |  |  | **29** |
|  |  |  |  |  |  | **30** |

**טבלת עזר לשאלה מספר 1 סעיף ה'**

|  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- |
| **Remarks** | **WB** | **MEM** | **EX** | **ID** | **IF** | **#CC** |
|  |  |  |  |  | **1** | **1** |
|  |  |  |  | **1** | **1\*** | **2** |
|  |  |  | **1** | **1\*** | **2** | **3** |
|  |  | **1** | **1\*** | **2** | **2\*** | **4** |
|  | **1** | **1\*** | **2** | **2\*** | **3** | **5** |
| R4 for threadA is ready | **1\*** | **2** | **2\*** | **3** | **3\*** | **6** |
| R4 for threadB is ready | **2** | **2\*** | **3** | **3\*** | **4** | **7** |
|  | **2\*** | **3** | **3\*** | **4** | **4\*** | **8** |
| Predict taken A ;  FW of R5 from inst 3 to inst 4 | **3** | **3\*** | **4** | **4\*** | **7** | **9** |
| Predict not-taken B ;  Miss prediction for threadA, flush 7  FW of R5 from inst 3\* to inst 4\* | **3\*** | **4** | **4\*** | **-** | **5\*** | **10** |
| Miss prediction for threadB, flush 5\* | **4** | **4\*** | **-** | **-** | **5** | **11** |
|  | **4\*** | **-** | **-** | **5** | **7\*** | **12** |
|  | **-** | **-** | **5** | **7\*** | **6** | **13** |
|  | **-** | **5** | **7\*** | **6** | **8\*** | **14** |
|  | **5** | **7\*** | **6** | **8\*** | **9** | **15** |
|  | **7\*** | **6** | **8\*** | **9** | **9\*** | **16** |
|  | **6** | **8\*** | **9** | **9\*** | **10** | **17** |
|  | **8\*** | **9** | **9\*** | **10** | **10\*** | **18** |
| FW of R1 from inst 9 to inst 10 | **9** | **9\*** | **10** | **10\*** | **1** | **19** |
| FW of R1 from inst 9\* to inst 10\* | **9\*** | **10** | **10\*** | **1** | **1\*** | **20** |
|  | **10** | **10\*** | **1** | **1\*** | **2** | **21** |
|  | **10\*** | **1** | **1\*** | **2** | **2\*** | **22** |
|  |  |  |  |  |  | **23** |
|  |  |  |  |  |  | **24** |
|  |  |  |  |  |  | **25** |
|  |  |  |  |  |  | **26** |
|  |  |  |  |  |  | **27** |
|  |  |  |  |  |  | **28** |
|  |  |  |  |  |  | **29** |
|  |  |  |  |  |  | **30** |